Микроконтроллеры семейства Zilog Z86
|Byte | | |
|RP |Register Pointer |Указатель регистров |R/W |
|FLAGS |Program Control |Регистр флагов |R/W |
| |Flags | | |
|IMR |Interrupt Mask |Регистр маски прерываний |R/W |
| |Register | | |
|IRQ |Interrupt Request |Регистр запросов прерываний |R/W |
| |Register | | |
|IRP |Interrupt Priority |Регистр приоритета прерываний |W |
| |Register | | |
|P01M |Port 0-1 Mode |Регистр режима портов 0-1 |W |
| |Register | | |
|P3M |Port 3 Mode Register|Регистр режима порта 3 |W |
|P2M |Port 2 Mode Register|Регистр режима порта 2 |W |
|PRE0 |TO Prescaler |Предделитель ТО |W |
|TO |Timer/Counter TO |Таймер/Счетчик ТО |R/W |
|PRE1 |T1 Prescaler |Предделитель Т1 |W |
|T1 |Timer/Counter T1 |Таймер/Счетчик Т1 |R/W |
|TMR |Timer Mode Register |Регистр режимов таймеров |R/W |
|WDTMR |Watch Dog Timer Mode|Регистр режима сторожевого таймера |W |
| |Register | | |
|SMR |Stop-Mode Recovery |Регистр управления восстановлением |W* |
| |Register |из режима STOP | |
|PCON |Port Control |Регистр управления портами |W |
| |Register | | |
|SCON |SPI Control Register|Регистр управления последовательным|R/W |
| | |интерфейсом | |
|RxBUF |SPI Receive Buffer |Приемный буфер последовательного |R/W |
| | |интерфейса | |
|SCOMP |SPI Compare Register|Регистр сравнения последовательного|R/W |
| | |интерфейса | |
|P3 |Port 3 |Порт 3 |R/W |
|P2 |Port 2 |Порт 2 |R/W |
|P1 |Port 1 |Порт 1 |R/W |
|P0 |Port 0 |Порт 0 |R/W |
* Бит 7 регистра SMR - только для чтения.
Наборы регистров специального назначения для разных моделей МК приведены в
табл.1.4.
Таблица 1.4
Наборы регистров специального назначения
|Имя Регистра |Мо| | | | | | | |
| |де| | | | | | | |
| |ль| | | | | | | |
| |МК| | | | | | | |
| |02|03|04|06|08|31|30|40|
|SPL |+ |+ |+ |+ |+ |+ |+ |+ |
|SPH |* |* |* |* |* |* |* |+ |
|RP |+ |+ |+ |+ |+ |+ |+ |+ |
|FLAGS |+ |+ |+ |+ |+ |+ |+ |+ |
|IMR |+ |+ |+ |+ |+ |+ |+ |+ |
|IRQ |+ |+ |+ |+ |+ |+ |+ |+ |
|IPR |+ |+ |+ |+ |+ |+ |+ |+ |
|P01M |+ |+ |+ |+ |+ |+ |+ |+ |
|P3M |+ |+ |+ |+ |+ |+ |+ |+ |
|P2M |+ |+ |+ |+ |+ |+ |+ |+ |
|PRE0 |- |- |+ |+ |+ |+ |+ |+ |
|T0 |- |- |+ |+ |+ |+ |+ |+ |
|PRE1 |+ |+ |+ |+ |+ |+ |+ |+ |
|T1 |+ |+ |+ |+ |+ |+ |+ |+ |
|TMR |+ |+ |+ |+ |+ |+ |+ |+ |
|WDTMR |- |+ |- |+ |- |+ |+ |+ |
|SMR |- |+ |- |+ |- |+ |+ |+ |
|PCON |- |+ |- |+ |- |+ |+ |+ |
|SCON |- |- |- |+ |- |- |- |- |
|RxBUF |- |- |- |+ |- |- |- |- |
|SCOMP |- |- |- |+ |- |- |- |- |
|P3 |+ |+ |+ |+ |+ |+ |+ |+ |
|P2 |+ |+ |+ |+ |+ |+ |+ |+ |
|P1 |- |- |- |- |- |- |- |+ |
|P0 |+ |- |+ |- |+ |+ |+ |+ |
Примечания: 1.Наличие регистра отмечено знаком "+".
2.Регистр SPH во всех моделях, кроме 40, используется как
регистр общего назначения GPR (отмечено знаком "*").
При программировании МК следует учитывать способ доступа к регистрам.
Чтение регистров, предназначенных только для записи, будет давать результат
FFH. Поэтому использование этих регистров в командах, где они считываются
(например, в логических командах OR и AND), будет давать неправильный
результат. Когда линии портов 0 и 1 определены как выходы адреса, они
приобретают статус регистров только для записи. И, наконец, регистр WDTMR
должен быть записан в течение первых 64 тактов синхронизации после сброса.
РОНы, с точки зрения системы команд, могут рассматриваться не только как
отдельные восьмибитные регистры, но и как шестнадцатибитные пары регистров.
При этом должно соблюдаться четное выравнивание, т.е. адрес регистровой
пары должен быть четный. При этом старший байт регистровой пары размещается
по четному адресу, а младший -по нечетному. В рабочей регистровой группе
регистровых пар будет 8, и им соответствуют только четные номера:
0,2,...,14.
Доступ к отдельным битам регистров осуществляется логическими командами с
масками.
Функция защиты ОЗУ заключается в том, что старшая часть адресного
пространства от 80H до EFH (исключая управляющую группу регистров) может
быть защищена от чтения и записи. Бит защиты ОЗУ программируется
одновременно с ПЗУ (масочно или электрически). Если этот бит
запрограммирован, то функция защиты управляется программно битом D6
регистра IMR. Логическая 1 включает функцию защиты, логический 0
-отключает. Эту функцию имеют только модели МК 30 и 40.
1.2.2.2. Адресное пространство памяти
Адресное пространство памяти состоит из адресного пространства памяти
программ и адресного пространства памяти данных. Память программ состоит из
внутреннего ПЗУ и внешней памяти. Память данных также является внешней.
Структура адресного пространства памяти МК показана на рис.1.3. Доступность
фрагментов адресного пространства для различных моделей МК показана на
рисунке столбиковой диаграммой.
Рис. 1.3 Структура памяти
Внутреннее ПЗУ имеют все рассматриваемые модели МК. Модели с литерами C и L
имеют масочное ПЗУ, а модели с литерой E -однократно -программируемое (One
Time Programmable -OTP) ПЗУ. Размер внутреннего ПЗУ составляет для разных
моделей МК от 512 байт до 4 Кбайт. Первые 12 байт зарезервированы для
векторов прерываний (см. рис.1.3). Эти ячейки содержат 6 шестнадцатибитных
векторов прерываний, которые соответствуют 6 возможным запросам прерывания:
IRQ0 -IRQ5 (Interrupt Request). Начиная с ячейки 12 (0CH) размещается
программа.
Модель 40 имеет возможность подключения внешней памяти программ объемом до
60 Кбайт. Такое подключение возможно с использованием мультиплексных линий
адреса/данных (AD7 -AD0) порта 1 и адресных линий (A15 -A8) порта 0.
Максимальный адрес внешней памяти программ -65535 (FFFFH). Этот интерфейс
внешней памяти поддерживается управляющими линиями /AS, /DS и R//W. Доступ
к памяти программ (в том числе и к внешней) осуществляется с помощью
программного счетчика для считывания команд, а также командами загрузки
констант LDC и LDCI.
Модель 40 также имеет возможность дополнительно адресовать до 60 Кбайт
внешней памяти данных с адресами от 4096 (1000H) до 65535 (FFFFH) путем
программирования выхода порта 3 P34 на выдачу сигнала /DM (Data Memory),
позволяющего аппаратно разделить адресные пространства внешней памяти
программ и внешней памяти данных. Обращение к внешней памяти данных
осуществляется специальными командами загрузки LDE и LDEI, при исполнении
которых сигнал /DM будет иметь активный низкий уровень.
В МК предусмотрен специальный бит защиты ПЗУ (ROM Protect), который
программируется одновременно с внутренней памятью программ. Сущность защиты
ПЗУ заключается в предотвращении "дампинга" содержимого ПЗУ. Эта функция в
более ранних версиях МК реализована путем запрета команд LDC, LDCI, LDE и
LDEI. При таком подходе защищенная программа не могла использовать эти
команды, что не разрешало программисту реализовывать эффективные алгоритмы
с просмотром таблиц. В последних версиях МК использование функции защиты
ПЗУ никаких ограничений на программирование не накладывает.
1.2.2.3. Стек
Стек МК Z8 может располагаться во внутреннем ОЗУ или во внешней памяти
данных. Размещение стека программируется путем записи бита D2 в регистр
режима портов 0 и 1 -P01M. Запись 0 в этот бит задает внешний стек, 1
-внутренний. Такой выбор возможен только для модели 40, имеющей интерфейс
внешней памяти, для остальных моделей бит D2 должен быть установлен в 1.
Расположение верхушки стека задается шестнадцатибитным указателем стека,
размещенным в регистрах SPH и SPL стандартного регистрового файла. Для всех
моделей, кроме модели 40, достаточно восьмибитного указателя стека (т.к.
объем внутреннего ОЗУ не превышает 256 байт), и он размещается в регистре
SPL. Регистр SPH с адресом FEH используется при этом как регистр общего
назначения GPR. Указатель стека декрементируется перед операцией загрузки и
инкрементируется после операции извлечения. Его содержимое -это всегда
адрес верхушки стека.
Стек МК Z8 -это стек возврата из подпрограмм и прерываний, а также стек
данных. При работе МК возможно переполне
| |  скачать работу |
Микроконтроллеры семейства Zilog Z86 |
