Особенности архитектуры PA-RISK компании Hewlett-Packard
добавление второго целочисленного конвейера,|
|построение внутрикристального вспомогательного кэша данных и реализация нового |
|64-битового интерфейса с шиной памяти. |
|Процессор PA 7200, как и его предшественник, обеспечивает суперскалярный режим |
|работы с одновременной выдачей до двух команд в одном такте. Все команды |
|процессора можно разделить на три группы: целочисленные операции, операции |
|загрузки/записи и операции с плавающей точкой. PA 7200 осуществляет |
|одновременную выдачу двух команд, принадлежащим разным группам, или двух |
|целочисленных команд (благодаря наличию второго целочисленного конвейера с АЛУ |
|и дополнительных портов чтения и записи в регистровом файле). Команды перехода |
|выполняются в целочисленном конвейере, причем эти переходы могут составлять |
|пару для одновременной выдачи на выполнение только с предшествующей командой. |
|Повышение тактовой частоты процессора требует упрощения декодирования команд на|
|этапе выдачи. С этой целью предварительная дешифрация потока команд |
|осуществляется еще на этапе загрузки кэш-памяти. Для каждого двойного слова |
|кэш-память команд включает 6 дополнительных бит, которые содержат информацию о |
|наличии зависимостей по данным и конфликтов ресурсов, что существенно упрощает |
|выдачу команд в суперскалярном режиме. |
|В процессоре PA 7200 реализован эффективный алгоритм предварительной выборки |
|команд, хорошо работающий и на линейных участках программ. |
|Как и в PA 7100 в процессоре реализован интерфейс с внешней кэш-памятью данных,|
|работающей на тактовой частоте процессора с |
| | | | | | |Лис|
| | | | | |**** 7.0915.01.08 ПЗКП |т |
| | | | | | | |
|И|Ли|№ докум.|Подп. |Дат| | |
|з|ст| | |а | | |
|м| | | | | | |
| |
| |
|однотактным временем ожидания. Внешняя кэш-память данных построена по принципу |
|прямого отображения. Кроме того, для повышения эффективности на кристалле |
|процессора реализован небольшой вспомогательный кэш емкостью в 64 строки. |
|Формирование, преобразование адреса и обращение к основной и вспомогательной |
|кэш-памяти данных выполняется на двух ступенях конвейера. Максимальная задержка|
|при обнаружении попадания равна одному такту. |
|Вспомогательный внутренний кэш содержит 64 32-байтовые строки. При обращении к |
|кэш-памяти осуществляется проверка 65 тегов: 64-х тегов вспомогательного кэша и|
|одного тега внешнего кэша данных. При обнаружении совпадения данные |
|направляются в требуемое функциональное устройство. |
|При отсутствии необходимой строки в кэш-памяти производится ее загрузка из |
|основной памяти. При этом строка поступает во вспомогательный кэш, что в ряде |
|случаев позволяет сократить количество перезагрузок внешней кэш-памяти, |
|организованной по принципу прямого отображения. Архитектурой нового процессора |
|для команд загрузки/записи предусмотрено кодирование специального признака |
|локального размещения данных ("spatial locality only"). При выполнении команд |
|загрузки, помеченных этим признаком, происходит обычное заполнение строки |
|вспомогательного кэша. Однако последующая запись строки осуществляется |
|непосредственно в основную память минуя внешний кэш данных, что значительно |
|повышает эффективность работы с большими массивами данных, для которых размера |
|строки кэш-памяти с прямым отображением оказывается недостаточно. |
|Расширенный набор команд процессора позволяет реализовать средства |
|автоиндексации для повышения эффективности работы с массивами, а также |
|осуществлять предварительную выборку команд, которые помещаются во |
|вспомогательный внутренний кэш. Этот вспомогательный кэш обеспечивает |
|динамическое расширение степени ассоциативности основной кэш-памяти, |
|построенной на принципе прямого отображения, и является более простым |
|альтернативным решением по сравнению с множественно-ассоциативной организацией.|
| |
|Процессор PA 7200 включает интерфейс новой 64-битовой мультиплексной системной |
|шины Runway, реализующей расщепление транзакций и поддержку протокола |
|когерентности памяти. Этот интерфейс включает буфера транзакций, схемы |
|арбитража и схемы управления соотношениями внешних и внутренних тактовых |
|частот. |
| | | | | | |Лис|
| | | | | |**** 7.0915.01.08 ПЗКП |т |
| | | | | | | |
|И|Ли|№ докум.|Подп. |Дат| | |
|з|ст| | |а | | |
|м| | | | | | |
| |
| |
|1.3.3 Характеристика суперскалярного процессора PA 8000 |
| |
|Процессор PA-8000 был анонсирован в марте 1995 года на конференции COMPCON 95. |
|Было объявлено, что показатели его производительности будут достигать 8.6 |
|единиц SPECint95 и 15 единиц SPECfp95 для операций целочисленной и вещественной|
|арифметики соответственно. В настоящее время этот очень высокий уровень |
|производительности подтвержден испытаниями рабочих станций и серверов, |
|построенных на базе этого процессора. |
|Процессор PA-8000 вобрал в себя все известные методы ускорения выполнения |
|команд. В его основе лежит концепция "интеллектуального выполнения", которая |
|базируется на принципе внеочередного выполнения команд. Это свойство позволяет |
|PA-8000 достигать пиковой суперскалярной производительности благодаря широкому |
|использованию механизмов автоматического разрешения конфликтов по данным и |
|управлению аппаратными средствами. Эти средства хорошо дополняют другие |
|архитектурные компоненты, заложенные в структуру кристалла: большое число |
|исполнительных функциональных устройств, средства прогнозирования направления |
|переходов и выполнения команд по предположению, оптимизированная организация |
|кэш-памяти и высокопроизводительный шинный интерфейс. |
|Высокая производительность PA-8000 во многом определяется наличием большого |
|набора функциональных устройств, который включает в себя 10 исполнительных |
|устройств: два арифметико-логических устройства (АЛУ) для выполнения |
|целочисленных операций, два устройства для выполнения операций сдвига/слияния |
|данных, два устройства для выполнения умножения/сложения чисел с плавающей |
|точкой, два устройства деления/вычисления квадратного корня и два устройства |
|выполнения операций загрузки/записи. |
|Средства внеочередного выполнения команд процессора PA-8000 обеспечивают |
|аппаратное планирование загрузки конвейеров и лучшее использование |
|функциональных устройств. В каждом такте на выполнение могут выдаваться до |
|четырех команд, которые поступают в 56-строчный буфер переупорядочивания. Этот |
|буфер позволяет поддерживать постоянную занятость функциональных устройств и |
|обеспечивает эффективную минимизацию конфликтов по ресурсам. конфликтов по |
|ресурсам. Кристалл может анализировать все 56 командных строк одновременно и |
|выдавать в каждом такте по 4 готовых для выполнения команды в функциональные |
|устройства. Это позволяет процессору |
| | | | | | |Лис|
| | | | | |**** 7.0915.01.08 ПЗКП |т |
| | | | | | | |
|И|Ли|№ докум.|Подп. |Дат| | |
|з|ст| | |а | | |
|м| | | | | | |
| |
|автоматически выявлять параллелизм уровня выполнения команд. |
|Суперскалярный процессор PA-8000 обеспечивает полный набор средств выполнения |
|64-битовых операций, включая адресную арифметику, а также арифметику с |
|фиксированной и плавающей точкой. При этом кристалл полностью сохраняет |
|совместимость с 32-битовыми приложениями. Это первый процессор, в котором |
|реализована 64-битовая архитектура PA-RISC. Он сохраняет полную совместимость с|
|предыдущими и будущими реализациями PA-RISC. |
|Кристалл изготовлен по 0.5-микронной КМОП технологии с напряжением питания 3.3 |
|Вольт и можно рассчитывать на дальней
| | скачать работу |
Особенности архитектуры PA-RISK компании Hewlett-Packard |