ПК на основе процессора INTEL 80286
этом для пересылки burst-пакета задаются адрес строки и адрес только
самого первого "столбца", а внутренний счетчик автоматически следит за тем,
чтобы был передан весь пакет. Это исключает необходимость пересылать адреса
для последующих ячеек. Таким образом, благодаря burst-технологии
увеличивается эффективность последовательного чтения больших массивов
данных. Новый способ пересылки сокращает время считывания каждого слова еще
на такт, что позволяет BEDO работать по схеме 5–1–1–1 (всего 8 тактов).
Однако для этого необходима поддержка со стороны набора системной логики. В
число таких наборов входят Intel 430 HX, VIA 580VP, 590VP. Максимальная
паспортная рабочая частота BEDO - 66 МГц, хотя ИС хорошо функционируют на
частоте вплоть до 83 МГц. BEDO еще не успела широко распространиться, как
была вытеснена SDRAM, разработанной приблизительно в то же время Intel.
Завершая рассмотрение асинхронных типов ИС, отметим, что их быстродействие
принято характеризовать временем цикла обращения, то есть минимальным
периодом, с которым можно выполнить циклическое обращение по произвольным
адресам (все пять операций). Именно это имеется в виду, когда говорят о "60-
наносекундном модуле". При переходе к синхронной памяти (использующей для
работы внешнюю тактовую частоту) вместо продолжительности цикла доступа
стали применять минимально допустимый период тактовой частоты. Так
появились "10-нс модули памяти", "8-нс" и даже "7-нс". Увы, за один такт
добраться к произвольным данным не могут и они.
Вспомогательные микросхемы для СМПУ.
Тактовый генератор
Для получения стабильной определенной частоты на системной плате могут
находиться 1 или 2 кварцевых асоцилятора. Повышать частоту тактовых
импульсов можно лишь до определенного предела, фиксированного для каждой
модели микропроцессора. Для многих микропроцессоров существует и нижний
уровень ограничения на тактовую частоту.
Дело в том, что отдельные узлы микропроцессора могут быть построены по
принципу динамической памяти, и требовать постоянной регенерации. Выходной
сигнал основного кварцевого генератора предварительно делится на 2 и
обозначается как CLK2IN. Тактовый сигнал для шины ISA обычно равен 8 МГц.
Он обычно обозначается как ATCLK или BBVSCLK. При переключении кнопки Turbo
тот или иной тактовый сигнал подключается к соответствующему входу
микропроцессора. Системная шина может тактироваться либо сигналом CLK2IN,
либо CLK2IN/2, либо ATCLK. Для каналов DMA на системной плате используется
еще один сигнал SCLK зависящий от CLK2IN и от ATCLK. Для часов реального
времени на системной плате используется отдельный кварц 32768 Кбит.
Контроллер прерываний
В первых IBM PC использовалась микросхема Intel 8259 (I8259) имеющая 8
входов для сигналов прерываний. Контроллер программируется на установление
приоритетов прерываний, наивысшим приоритетом обладает линии IRQ0,
наименьшим IRQ7. Значит в IBM PC/AT количество линий прерываний увеличено
до 15 путем каскадного включения двух микросхем I8259 при котором выход
второго контроллера подключался к входу IRQ2 первого. Таким образом, линии
IRQ8-IRQ15 имеют приоритет ниже, чем IRQ1, но выше чем IRQ3.
Контроллер прямого доступа к памяти
В IBM PC/XT для организации прямого доступа к памяти использовалась
одна 4 контактная микросхема I8237. Канал 0 которой предназначен для
регенерации динамической памяти. Каналы 2 и 3 предназначены для управления
высокоскоростной передачей данных между дисководов системных дисков
винчестеров и операционной памятью. Только канал 1 DMA был доступен для
дополнительного оборудования. IBM PC/AT имеет уже 7 каналов прямого доступа
к памяти. В первых компьютерах это достигалось каскадным включением двух
микросхем I8237. Так как прямой обмен данными между операционной памятью и
периферийными устройствами имеет существенное ограничение, в том числе и по
скорости то PC/AT задействован только канал 2 для обмена с приводом гибкого
диска. Для первых 4 каналов с 0 по 3 передача данных осуществляется
побайтно. Для каналов 5-7 16 разрядными словами.
Другие вспомогательные микросхемы
Таймеры, реализованные ранее на микросхеме I8254 и часы реального
времени MC146818A. В зависимости от типа процессора на системной плате
могут располагаться контроллеры шины и памяти, системный и периферийный
контроллеры, кэш контроллер, а также буфера для данных и адресов.
Набор микросхем или chipset
Современный PC уже не использует отдельные чипы контроллеров 8259 и
8237. Их функции реализованы в СБИС системных и периферийных контроллеров.
На системных платах вместо большого количества микросхем средней степени
интеграции MSI заменено на несколько от 1 до 4 СБИС (VLSI). Такие VLSI
называют набором микросхем или chipset. Они занимают меньше места,
потребляют меньший ток, имеют более высокую надежность. Например, набор
Triton (8243 0FX) фирмы Intel поддерживает специализацию локальной шины
PCI, синхронную (конвейерную) и асинхронную кэш память, а также EDO и
FPMDRAM. Он имеет также встроенный контроллер Enhanced IDE устройств. В
большинство наборов разных фирм тем или иным образом входит периферийный
контроллер, например микросхема 82С206 или ей подобная, функционально
содержащая 2 контроллера прерываний типа 8259, 2 контроллера прямого
доступа к памяти типа 8237, таймер типа 8254, часы реального времени и
более 100 байт CMOS RAM для хранения системной конфигурации.
Системные локальные шины
Передачей информации по шине управляет одно из подключенных к ней
устройств или специально выделенный для этого узел называемый арбитром
шины. Системная шина IBM PC и PC/XT была предназначена для одновременной
передачи только 8 бит информации, она имела 20 адресных линий (адресное
пространство 1Мбайт), для работы с внешними устройствами в этой шине
имелись 4 линии адресных прерываний и 4 линии запросов прямого доступа к
памяти. Для подключений плат расширения использовались 62 контактные
разъемы. Системной шиной микропроцессор синхронизировался от одного
тактового генератора с частотой 4,77МГц. Теоретическая скорость передачи
могла достигать 4,5Мбайт в секунду.
Шина ISA
Шина ISA разрабатывалась для возможностей микропроцессора Intel 286.
Она имела 36 контактный разъем для платы расширения, 16 линий данных и 24
адресных линии. Поэтому имелась возможность обращаться на прямую к 16
Мбайтам памяти. Линий аппаратных прерываний 15, каналов DMA 7. Она
полностью включала в себя возможности 8 разрядной шины. Системные платы с
шиной ISA допускали возможность синхронизации работы самой шины и
микропроцессора разными тактовыми частотами, что позволяло устройствам на
платах расширения работать медленнее, чем микропроцессор. Это стало
актуальным, когда тактовая частота микропроцессора превысила 10-12 МГц.
Шина стала работать асинхронно с процессором на частоте 8 МГц.
Теоретическая максимальная скорость передачи 16 Мбайт в секунду.
Шина ESA
Эта шина разрабатывалась для микропроцессора 386 и должна была
обеспечить 32 разрядную передачу данных в том числе и в режиме прямого
доступа к памяти, наибольший возможный объем адресуемой памяти, улучшение
системы прерываний и арбитраж прямого доступа к памяти, автоматическую
конфигурацию системы и плат расширения. В ESA разъем на системной плате
может вставляться кроме специальных ESA плат 8 либо 16 разрядные платы
расширения. Это обеспечивается, что ESA разъемы имеют 2 ряда контактов,
один из которых верхний исполняет сигналы шины ISA, нижний ESA. Контакты в
соединителях ESA расположены, так что рядом с каждым сигнальным находится
контакт земля. Благодаря этому к минимальному сведены вероятности генерации
помех и восприимчивость к помехам. Шина ESA позволяет адресовать 4Гбайтное
адресное пространство. Доступ, к которому может иметь не только центральный
процессор, но и платы управляющих устройств типа Bus master, т.е.
устройства способные управлять передачей данных по шине, а также устройства
имеющие возможность организовать режим прямого доступа к памяти.
Стандарт ESA поддерживает многопроцессорную архитектуру для
интеллектуальных плат с собственными микропроцессорами. Поэтому данные,
например, от контроллера жестких дисков, графических контроллеров,
контроллеров сети могут обрабатываться независимо без загрузки главного
процессора. Теоретическая максимальная скорость передачи в пакетном режиме
может достичь 33 Мбайт в секунду, в стандартном не превосходит значения
шины ESA. На ESA предусматривается централизованный метод управления через
системный арбитр. Таким образом, поддерживается использование ведущих
устройств на шине. Однако возможно также представление шины запрашивающим
устройствам по циклическому принципу. В ESA имеется 7 каналов прямого
доступа к памяти. Контроллер прямого доступа к памяти имеет возможность
поддерживать 8, 16 и 32 разрядные режимы передачи данных. В общем случае
возможно выполнение 1 из 4 циклов обмена между устройством прямого доступа
к памяти и памятью системы. Это ISA совместимые циклы, использующие для
передачи данных 8 контактов шины, циклы типа A ис
| |  скачать работу |
ПК на основе процессора INTEL 80286 |
